Hazard 2

[컴퓨터 구조]제 4장. Pipeline(2)

Pipelined Datapath RISC-V has a five - stage pipeline (IF, ID, EX, MEM, and WB) Pipelining을 Datapath로 나타내면 위 그림과 같습니다. Pipeline Registers Pipeline에서는 각 stage 사이에 레지스터를 필요로 합니다! → 이전 cycle에서 만들어진 정보를 가지고 있어야 하기 때문이죠. 이를 Pipeline Register이라고 합니다. 이 레지스터들은 들어오는 모든 data들을 저장할 수 있을 만큼 충분히 커야 합니다! 예를 들어, IF와 ID 사이에 있는 레지스터를 IF/ID Register이라고 합니다. 만약 32-bit architecture라면, 해당 레지스터는 64bit(32-bit instruc..

컴퓨터구조 2023.04.09

[컴퓨터 구조]제 4장. Pipeline

Overview of Pipelining Pipelining은 실행 시에 여러 명령들이 중첩되는 구현 기술입니다. 현재 pipelining기술은 보편적으로 사용되고 있습니다. 예를 들어,non-pipelined Version에서 세탁물을 예시로 든다면 이렇게 되지만 Pipelined Version에선 이런 식으로 시간이 훨씬 줄어든 것을 볼 수 있습니다. Pipelining에선 stages라고 불리는 모든 단계들이 동시에 작동합니다. 그래서 위의 Non-pipelined Version에선 총 16 times이 걸렸고, 아래의 pipeline에선 총 7 times이 걸렸습니다. → 따라서 16/7= 약 2.3배가 빨라졌고 이러한 빨래물들의 양이 무한하다면 4n/(n+3) = 약 4배 가량 빨라집니다. Pi..

컴퓨터구조 2023.04.08