Pipelined Datapath RISC-V has a five - stage pipeline (IF, ID, EX, MEM, and WB) Pipelining을 Datapath로 나타내면 위 그림과 같습니다. Pipeline Registers Pipeline에서는 각 stage 사이에 레지스터를 필요로 합니다! → 이전 cycle에서 만들어진 정보를 가지고 있어야 하기 때문이죠. 이를 Pipeline Register이라고 합니다. 이 레지스터들은 들어오는 모든 data들을 저장할 수 있을 만큼 충분히 커야 합니다! 예를 들어, IF와 ID 사이에 있는 레지스터를 IF/ID Register이라고 합니다. 만약 32-bit architecture라면, 해당 레지스터는 64bit(32-bit instruc..
